不久前，Marvell高管在一场分析会上提供的数据显示芯片的研发成本正在飙升。在28nm的时候，设计一颗芯片的成本仅为4280万美元，在接下来的的22和16nm，增幅也不算太大，可到了10nm，成本则开始飙升。

7nm芯片的设计成本已达到了2.49亿美元，到了5nm又进一步飙升至4.49亿美元、3nm到了5.81亿美元，2nm则增加到了7.24亿美元。

设计芯片都这么贵，那生产出芯片得花多少钱，这些钱都花哪去了？

根据芯片的生产流程，可以分为主产业链和支撑产业链：主产业链包括芯片设计、制造和封测；支撑产业链包括IP、EDA、装备和材料等。而芯片生产的费用大部分也就在花在以下几项中。

研发和人力成本

人力成本是研发成本的重要部分，这部分成本很难具体估算，属于长期的研发投入。据了解，赛灵思在研发代号Everest的7nm工艺的FPGA芯片时，费时 4 年动用了 1500 名工程师才开发成功，项目耗资超过 10 亿美元。英伟达开发Xavier动用了 2000 个工程师，开发费用已达 20 亿美金。

晶圆代工成本

根据CEST的模型，在5nm节点上构建的单个300mm晶圆的成本约为16988美元，在7nm节点上构建的类似晶圆成本为9346美元。可见随着工艺节点的提升，晶圆代工成本随之大幅度提升。

此外，除了晶圆厂建设和代工费用，晶圆制造厂商的日常运营投入也不低。据台媒报道，台积电5nm芯片大规模量产之际，公司单位产品用电量相比2019年上涨了17.9%，而2019年台积电全球能源消耗量达到143.3亿度，作为对比，2019年深圳市1343.88万常住人口的全年居民用电为146.64亿度。可见生产晶圆是多么耗费能源，从近两年台积电与中芯国际的耗电量与营收对比也可看出生产高制程芯片的成本多么巨大。

掩膜成本

掩膜版又称光罩、光掩膜等，是微电子制造过程中的图形转移工具或母版，其功能类似于传统照相机的“底片”，根据客户所需要的图形，通过光刻制版工艺，将微米级和纳米级的精细图案刻制于掩膜版基板上，是承载图形设计和工艺技术等内容的载体。

据IBS数据显示，在16/14nm制程中，所用掩膜成本在500万美元左右，到7nm制程时，掩膜成本迅速升至1500万美元。

7nm制程中，掩膜成本大概为1500万美元。

可见，随着制程的提升，掩膜成本将会再度攀升，进一步增加芯片成本。

光刻机

光刻机作为芯片制造阶段最核心的设备之一，其原理是把设计好的芯片图案印在掩膜上，接着用激光光束穿过印着图案的掩膜和光学镜片，将芯片图案曝光在带有光刻胶涂层的硅片上，最终将掩膜上的图案转移到芯片光刻胶涂层上，其精度决定了制程的精度，

随着工艺制程的发展，到7nm及更先进的技术节点时，需要波长更短的极紫外（EUV）光刻技术来实现更小的制程。荷兰ASML是全球唯一有能力制造EUV光刻机的厂商，也是全球光刻机领域的巨头。根据其2021年的财报来看，平均每台EUV光刻机价格高达1.535亿欧元。

当然，除了价格最贵的EUV光刻机之外，刻蚀、薄膜沉积、清洗、封装等环节所采用的设备和材料也价格不菲，且成本都在随着工艺制程向前发展不断提高。

EDA成本

EDA涵盖了集成电路设计、验证和仿真等所有流程，芯片的用途、规格、特性、制成工艺几乎全都在这个阶段完成。利用EDA工具可设计得到极其复杂的电路图，从而制造出功能强大的芯片。

EDA是一个市场规模虽然小但技术流程很长的产业，以新思科技为例，其完整覆盖芯片全设计流程的工具链号称有500多种。

IP授权成本

半导体IP是指在集成电路设计中那些已验证、可复用、具有某种确定功能和自主知识产权功能的设计模块，芯片公司可以通过购买IP实现某个特定功能，这种类似“搭积木”的开发模式可大大缩短芯片的开发周期，在降低芯片设计难度的同时提高性能和可靠性。

由于芯片核心的底层架构被掌握在少数厂商手中，所以一般厂商都需要一次性花费数百万美元才能买到使用权，而且在芯片投产之后再以芯片最终售价的1%-3%向IP厂商支付版税，这些专利费可能达到设计成本的50%以上。可见，生产芯片不仅仅是硬件设备上的投入，在知识产权方面也是一项重大的技术壁垒。

而且，IP作为技术含量最高的价值节点，随着芯片制程越来越先进，芯片价格的提升，IP研发难度和授权费用也将随之升高。

尽管半导体芯片的制作难度如此之大、耗资如此巨大，但在这信息时代，半导体芯片已经成了我们科技发展的基石，生产更高制程的芯片已经成为我们永远的目标。