计算机与数据存储

您现在的位置 > 首页 > 计算机与数据存储
面向高吞吐低延迟需求的AI存储数据去重系统功率器件选型策略与器件适配手册

AI存储数据去重系统总功率拓扑图

graph LR %% 输入电源部分 subgraph "输入配电与总线" RACK_POWER["机架电源输入 \n 48V/12V"] --> INPUT_PROTECTION["输入保护电路 \n 保险丝/压敏电阻"] INPUT_PROTECTION --> DISTRIBUTION_BUS["配电总线"] end %% 场景1:核心计算加速卡供电 subgraph "场景1:核心计算加速卡PoL供电" DISTRIBUTION_BUS --> MULTIPHASE_BUCK["多相Buck转换器 \n FPGA/ASIC Vcore"] subgraph "多相MOSFET阵列" Q_CORE1["VBGQT1401 \n 40V/330A/TOLL"] Q_CORE2["VBGQT1401 \n 40V/330A/TOLL"] Q_CORE3["VBGQT1401 \n 40V/330A/TOLL"] Q_CORE4["VBGQT1401 \n 40V/330A/TOLL"] end MULTIPHASE_BUCK --> Q_CORE1 MULTIPHASE_BUCK --> Q_CORE2 MULTIPHASE_BUCK --> Q_CORE3 MULTIPHASE_BUCK --> Q_CORE4 Q_CORE1 --> FPGA_VCC["FPGA/ASIC Vcore \n 0.8V@数百A"] Q_CORE2 --> FPGA_VCC Q_CORE3 --> FPGA_VCC Q_CORE4 --> FPGA_VCC FPGA_VCC --> DEDUP_ACCEL["去重计算加速卡"] end %% 场景2:高速存储单元供电 subgraph "场景2:NVMe SSD集群电源管理" DISTRIBUTION_BUS --> SSD_SWITCH_CONTROL["SSD电源开关控制"] subgraph "SSD电源开关阵列" SW_SSD1["VBQA2309 \n -30V/-60A/DFN8"] SW_SSD2["VBQA2309 \n -30V/-60A/DFN8"] SW_SSD3["VBQA2309 \n -30V/-60A/DFN8"] SW_SSD4["VBQA2309 \n -30V/-60A/DFN8"] end SSD_SWITCH_CONTROL --> SW_SSD1 SSD_SWITCH_CONTROL --> SW_SSD2 SSD_SWITCH_CONTROL --> SW_SSD3 SSD_SWITCH_CONTROL --> SW_SSD4 SW_SSD1 --> NVME_SSD1["NVMe SSD 1 \n 12V输入"] SW_SSD2 --> NVME_SSD2["NVMe SSD 2 \n 12V输入"] SW_SSD3 --> NVME_SSD3["NVMe SSD 3 \n 12V输入"] SW_SSD4 --> NVME_SSD4["NVMe SSD 4 \n 12V输入"] end %% 场景3:辅助系统供电 subgraph "场景3:辅助管理接口供电" DISTRIBUTION_BUS --> AUX_CONVERTER["辅助DC-DC转换器 \n 12V to 3.3V/2.5V/1.0V"] AUX_CONVERTER --> LOAD_SWITCH_CONTROL["负载开关控制"] subgraph "辅助负载开关" SW_BMC["VBA5102M \n Dual N+P MOS"] SW_PHY["VBA5102M \n Dual N+P MOS"] SW_CLK["VBA5102M \n Dual N+P MOS"] end LOAD_SWITCH_CONTROL --> SW_BMC LOAD_SWITCH_CONTROL --> SW_PHY LOAD_SWITCH_CONTROL --> SW_CLK SW_BMC --> BMC_CHIP["BMC管理控制器"] SW_PHY --> PHY_CHIP["PHY接口芯片"] SW_CLK --> CLK_GEN["时钟发生器"] end %% 控制与监测部分 subgraph "控制与系统监测" MAIN_MCU["主控MCU"] --> MULTIPHASE_CONTROLLER["多相控制器"] MULTIPHASE_CONTROLLER --> GATE_DRIVER_CORE["栅极驱动器"] GATE_DRIVER_CORE --> Q_CORE1 GATE_DRIVER_CORE --> Q_CORE2 MAIN_MCU --> HIGH_SIDE_DRIVER["高侧驱动器"] HIGH_SIDE_DRIVER --> SW_SSD1 HIGH_SIDE_DRIVER --> SW_SSD2 subgraph "保护与监测电路" CURRENT_SENSE["电流检测IC"] VOLTAGE_MONITOR["电压监测IC"] TEMPERATURE_SENSOR["温度传感器"] ESD_PROTECTION["TVS保护阵列"] end CURRENT_SENSE --> MAIN_MCU VOLTAGE_MONITOR --> MAIN_MCU TEMPERATURE_SENSOR --> MAIN_MCU ESD_PROTECTION --> EXTERNAL_INTERFACE["外部接口"] end %% 热管理部分 subgraph "三级热管理架构" COOLING_LEVEL1["一级:强制风冷+散热器 \n 核心MOSFET"] COOLING_LEVEL2["二级:大面积敷铜+过孔 \n SSD开关"] COOLING_LEVEL3["三级:自然散热 \n 辅助开关"] COOLING_LEVEL1 --> Q_CORE1 COOLING_LEVEL1 --> Q_CORE2 COOLING_LEVEL2 --> SW_SSD1 COOLING_LEVEL2 --> SW_SSD2 COOLING_LEVEL3 --> SW_BMC COOLING_LEVEL3 --> SW_PHY end %% 通信接口 MAIN_MCU --> PMBUS["PMBus/I2C接口"] MAIN_MCU --> MANAGEMENT_NET["管理网络"] MAIN_MCU --> PCIE_BUS["PCIe控制总线"] %% 样式定义 style Q_CORE1 fill:#e8f5e8,stroke:#4caf50,stroke-width:2px style SW_SSD1 fill:#e3f2fd,stroke:#2196f3,stroke-width:2px style SW_BMC fill:#fff3e0,stroke:#ff9800,stroke-width:2px style MAIN_MCU fill:#fce4ec,stroke:#e91e63,stroke-width:2px

随着AI训练与推理数据量爆炸式增长,存储系统的数据去重(Deduplication)模块成为提升有效存储容量与降低TCO的关键。其核心计算硬件(如FPGA、ASIC加速卡)与高速存储接口(如NVMe SSD)的电源管理与功率分配系统,需提供极高效率、快速响应的电能转换与负载点(PoL)控制。功率MOSFET/IGBT的选型直接决定供电轨的电压精度、动态响应、功率密度及系统整体能效。本文针对去重系统对计算密度、能效与可靠性的严苛要求,以场景化适配为核心,形成一套可落地的功率器件优化选型方案。
一、核心选型原则与场景适配逻辑
(一)选型核心原则:四维协同适配
功率器件选型需围绕电压、损耗、封装、可靠性四维协同适配,确保与系统工况精准匹配:
1. 电压裕量充足:针对12V/48V机架总线及多路低压PoL(如1.8V, 3.3V, 5V),额定耐压预留≥30%-50%裕量,应对负载阶跃引发的电压尖峰。
2. 低损耗与高频响应并重:优先选择极低Rds(on)(降低传导损耗)、低Qg与Coss(降低开关损耗)的器件,适配计算负载的突发大电流(Burst Current)特性,提升转换效率并改善动态响应。
3. 封装匹配功率密度:高功率PoL及核心电压(Vcore)转换选用热阻极低、电流能力强的TOLL、TO220等封装;低功率辅助电源与信号开关选用SC70、SOP8等超小型封装,以最大化板卡计算密度。
4. 可靠性冗余:满足数据中心7x24小时不间断运行要求,关注高温下的参数稳定性、长期工作寿命及抗干扰能力。
(二)场景适配逻辑:按供电层级与功能分类
按去重系统硬件架构分为三大核心场景:一是核心计算加速卡供电(算力基石),需应对极高瞬态电流与严苛的电压容限;二是高速存储单元(NVMe SSD集群)电源管理(数据通道),需高效率、多通道独立控制;三是系统辅助管理与接口供电(控制面),需低功耗、高集成度与快速开关控制。
二、分场景功率器件选型方案详解
(一)场景1:核心计算加速卡(FPGA/ASIC)PoL供电——算力基石器件
计算加速卡核心电压(如0.8V)电流极大(可达数百安培),且负载变化率(di/dt)极高,要求供电电源具有极低的导通损耗与优异的动态响应。
推荐型号:VBGQT1401(N-MOS, 40V, 330A, TOLL)
- 参数优势:采用SGT技术,在10V驱动下Rds(on)低至1mΩ,连续电流高达330A,TOLL封装具有极低的热阻与寄生参数。低Qg特性支持MHz级开关频率,满足多相并联(Multiphase)降压转换器对高频响应的需求。
- 适配价值:作为多相Buck转换器的下管或上管,其超低Rds(on)可大幅降低传导损耗,将转换效率提升至95%以上。优异的开关特性有助于优化环路响应,确保在AI计算突发负载下,核心电压纹波与跌落(Sag)控制在±2%以内,保障算力稳定输出。
- 选型注意:需精确评估最大持续电流与峰值电流,在多相设计中确保均流;TOLL封装需配合大面积铜层与散热器,并优化功率回路布局以抑制寄生电感。
(二)场景2:高速NVMe SSD集群电源开关与保护——数据通道器件
SSD集群需独立上电/下电序列控制、热插拔保护及过流保护,要求电源开关器件具备低导通电阻、快速开关能力及集成保护功能。
推荐型号:VBQA2309(P-MOS, -30V, -60A, DFN8(5x6))
- 参数优势:-30V耐压适配12V总线,10V驱动下Rds(on)低至7.8mΩ,提供高达-60A的连续电流能力。DFN8封装节省空间且散热良好,适合高密度板卡布局。作为P-MOS,便于实现12V总线的主动高侧开关控制。
- 适配价值:用于每个NVMe SSD或SSD背板的12V输入路径控制,实现精准的功耗管理与故障隔离。低导通压降减少功率损失,支持快速的上下电时序控制(响应时间<1ms),满足PCIe热插拔规范要求。
- 选型注意:需为每个SSD通道配置独立的控制与电流检测;栅极驱动需采用电荷泵或专用高侧驱动IC以确保完全开启;需在漏极增设TVS管以应对热插拔浪涌。
(三)场景3:系统管理、时钟与接口芯片辅助供电——控制面器件
管理控制器(BMC)、PHY芯片、时钟发生器等辅助负载电压多样(如3.3V, 2.5V, 1.0V),功率较小但要求电源干净、噪声低,且需支持低功耗睡眠模式。
推荐型号:VBA5102M(Dual N+P MOS, ±100V, 2.2A/-1.9A, SOP8)
- 参数优势:SOP8封装内集成一颗N-MOS和一颗P-MOS,耐压高达±100V,提供灵活的电源路径控制与电平转换功能。10V驱动下导通电阻分别为240mΩ和490mΩ,满足小电流开关需求。
- 适配价值:可用于生成多路辅助电压的负载开关(Load Switch),实现不同功能模块的独立功耗管理。其双路互补结构也可用于电平转换电路或简单的半桥驱动,节省PCB空间,提升控制面的集成度与设计灵活性。
- 选型注意:确认每路负载的实际电流,需留有充足裕量;用于电源开关时,需注意P-MOS的体二极管方向,必要时可外接肖特基二极管以降低反向导通压降。
三、系统级设计实施要点
(一)驱动电路设计:匹配器件特性
1. VBGQT1401:配套高频多相控制器(如IR35201)及专用大电流栅极驱动器(驱动能力≥5A),采用开尔文连接(Kelvin Connection)以精确感知源极电压,优化驱动回路以减小振铃。
2. VBQA2309:配套高侧驱动IC(如LM5050)或采用“N-MOS+电荷泵”架构驱动,确保栅源电压足够。栅极串联电阻并并联稳压二极管进行保护。
3. VBA5102M:可由MCU GPIO直接驱动或通过简单电平转换电路控制,栅极串联小电阻(如10Ω)以限制峰值电流。
(二)热管理设计:分级散热
1. VBGQT1401:重点散热对象。必须采用大面积铜层(≥500mm²)、多层PCB内嵌铜箔、散热过孔阵列,并强制安装高性能散热器或与系统冷板接触。
2. VBQA2309:每个器件下方需≥100mm²敷铜,并在PCB叠层中考虑散热路径。在密集部署时,评估空气流动或考虑辅助散热。
3. VBA5102M:局部小面积敷铜即可满足散热需求,通常无需额外措施。
(三)电源完整性与可靠性保障
1. 去耦与滤波:
- VBGQT1401所在的多相转换器输入/输出端需布置大容量MLCC与聚合物电容,以应对AI负载的瞬态电流。
- VBQA2309控制的SSD电源入口处需布置低ESR电容与磁珠,滤除高频噪声。
- 为VBA5102M供电的LDO或DC-DC输出端需增加π型滤波。
2. 保护与监测:
- 过流保护:在VBGQT1401的每相电流路径、VBQA2309的每条SSD电源路径上设置精密采样电阻与电流监控IC。
- 过压/欠压保护:在关键供电轨(如FPGA Vcore, SSD 12V)设置OVP/UVP监控电路。
- 静电与浪涌防护:所有外部接口(如管理网口)及热插拔连接器附近,需设置TVS管阵列;电源输入端设置压敏电阻与保险丝。
四、方案核心价值与优化建议
(一)核心价值
1. 保障算力持续稳定:通过为计算核心提供高效、高动态响应的供电,确保去重算法在全负载波动下的稳定执行,避免因电源问题导致的性能降级或数据错误。
2. 实现精细功耗管理:通过对SSD集群及辅助模块的独立电源控制,实现基于负载的智能功耗调节,降低系统整体PUE,符合绿色数据中心要求。
3. 提升系统集成度与可靠性:选用高性能、小型化封装器件,在有限板卡空间内实现高功率密度设计。全面的保护策略保障了7x24小时不间断运行的可靠性。
(二)优化建议
1. 功率等级适配:对于更高功率的加速卡(>1kW),可并联多颗VBGQT1401或选用电流能力更强的同类TOLL器件。对于更大规模的SSD集群,可选用导通电阻更低的P-MOS或集成电流检测的智能开关。
2. 集成度升级:对于空间极端受限的板卡,可考虑将多路辅助电源开关集成到PMIC(电源管理集成电路)中。对于核心供电,可评估使用DrMOS(集成驱动器和MOSFET)以进一步优化性能与面积。
3. 特殊场景:对于要求超高可靠性的企业级或边缘数据中心场景,可选用车规级或工业级高可靠性版本的功率器件。
4. 监控智能化:结合I2C/PMBus接口的数字电源控制器与监控芯片,实现对各级供电轨电压、电流、温度的实时监控与日志记录,为预测性维护提供数据支持。
功率器件选型是AI存储去重系统实现高算力密度、高能效与高可靠供电的核心。本场景化方案通过精准匹配计算、存储与控制三大场景的负载需求,结合电源完整性、热管理与系统保护设计,为研发提供全面技术参考。未来可探索基于硅基(Si)超结(SJ)或氮化镓(GaN)器件在超高频、高效率应用中的潜力,助力打造下一代超高性能、超大规模的数据去重与存储基础设施。

详细拓扑图

核心计算加速卡PoL供电详图

graph LR subgraph "多相Buck转换器拓扑" A["12V输入总线"] --> B["输入滤波电容"] B --> C["多相控制器 \n IR35201"] C --> D["栅极驱动器"] D --> E["相1上管"] E --> F["相1下管 \n VBGQT1401"] F --> G["输出电感L1"] G --> H["输出电容Cout"] D --> I["相2上管"] I --> J["相2下管 \n VBGQT1401"] J --> K["输出电感L2"] K --> H H --> L["FPGA Vcore \n 0.8V@数百A"] end subgraph "驱动与保护细节" M["开尔文连接"] --> F M --> J N["电流检测电阻"] --> O["电流监控IC"] O --> C P["温度传感器"] --> Q["温度监测"] Q --> C R["过压保护"] --> S["故障锁存"] S --> C end subgraph "热管理设计" T["大面积铜层 \n >500mm²"] --> F T --> J U["散热过孔阵列"] --> V["散热器/冷板"] V --> W["强制风冷"] end style F fill:#e8f5e8,stroke:#4caf50,stroke-width:2px style J fill:#e8f5e8,stroke:#4caf50,stroke-width:2px

NVMe SSD电源管理详图

graph TB subgraph "SSD通道1电源控制" A["12V配电总线"] --> B["输入滤波 \n MLCC+磁珠"] B --> C["VBQA2309 \n P-MOS开关"] C --> D["电流检测电阻"] D --> E["TVS保护"] E --> F["热插拔连接器"] F --> G["NVMe SSD 1"] H["高侧驱动器 \n LM5050"] --> C I["MCU控制信号"] --> H J["电荷泵电路"] --> H end subgraph "SSD通道2电源控制" K["12V配电总线"] --> L["输入滤波 \n MLCC+磁珠"] L --> M["VBQA2309 \n P-MOS开关"] M --> N["电流检测电阻"] N --> O["TVS保护"] O --> P["热插拔连接器"] P --> Q["NVMe SSD 2"] H --> M end subgraph "保护与监测" R["过流比较器"] --> S["故障信号"] T["过压监测"] --> U["关断控制"] V["温度监测"] --> W["降频控制"] S --> H U --> H end subgraph "热设计" X["DFN8封装"] --> Y["底部焊盘"] Y --> Z["PCB敷铜>100mm²"] Z --> AA["散热过孔"] AA --> AB["空气流动"] end style C fill:#e3f2fd,stroke:#2196f3,stroke-width:2px style M fill:#e3f2fd,stroke:#2196f3,stroke-width:2px

辅助系统供电详图

graph LR subgraph "辅助电源生成" A["12V输入"] --> B["DC-DC转换器"] B --> C["3.3V输出"] B --> D["2.5V输出"] B --> E["1.0V输出"] C --> F["π型滤波"] D --> G["π型滤波"] E --> H["π型滤波"] end subgraph "负载开关应用" F --> I["VBA5102M \n N-MOS侧"] I --> J["BMC控制器 \n 3.3V供电"] G --> K["VBA5102M \n P-MOS侧"] K --> L["PHY芯片 \n 2.5V供电"] H --> M["VBA5102M \n N-MOS侧"] M --> N["时钟发生器 \n 1.0V供电"] O["MCU GPIO"] --> P["电平转换"] P --> I P --> K P --> M end subgraph "电平转换应用" Q["3.3V信号"] --> R["VBA5102M"] R --> S["1.8V信号"] T["控制逻辑"] --> U["N-MOS栅极"] T --> V["P-MOS栅极"] U --> R V --> R end subgraph "散热设计" W["SOP8封装"] --> X["小面积敷铜"] X --> Y["自然对流"] end style I fill:#fff3e0,stroke:#ff9800,stroke-width:2px style K fill:#fff3e0,stroke:#ff9800,stroke-width:2px style R fill:#fff3e0,stroke:#ff9800,stroke-width:2px

打样申请

在线咨询

电话咨询

400-655-8788

微信咨询

一键置顶

打样申请
在线咨询
电话咨询
微信咨询